Dados Seriais

DDR2

A solução de teste Teledyne LeCroy QPHY-DDR2 é a melhor maneira de caracterizar as interfaces de memória DDR2. Capaz de realizar medições em 400 MHz, 533 MHz, 667 MHz, 800 MHz, 1066 MHz e graus de velocidade personalizados, o QPHY-DDR2 possui um conjunto completo de testes de Relógio, Elétrico e Temporização conforme especificado pela Especificação JEDEC e pelos Adendos de Especificações Intel JEDEC.

Explorar DDR2 Explorar DDR2
  • aba linha de produtos
  • guia de visão geral
Kit de ferramentas de depuração DDR   O DDR Debug Toolkit foi projetado para acelerar o trabalho de design de DDR nos estágios iniciais de ativação, validação e pré-conformidade, à medida que os usuários se preparam para os testes de conformidade. Integrado ao aplicativo de escopo MAUI, os usuários podem criar cenários caso a caso com múltiplas áreas de análise, realizar decodificação e acionamento no barramento de comando e mergulhar na otimização dos estágios de projeto com diagramas oculares específicos do JEDEC, testes de máscara e medições específicas de DDR.
QPHY-DDR2   A solução de teste Teledyne LeCroy QPHY-DDR2 é a melhor maneira de caracterizar as interfaces de memória DDR2. Capaz de realizar medições em 400 MHz, 533 MHz, 667 MHz, 800 MHz, 1066 MHz e graus de velocidade personalizados, o QPHY-DDR2 possui um conjunto completo de testes de Relógio, Elétrico e Temporização conforme especificado pela Especificação JEDEC e pelos Adendos de Especificações Intel JEDEC.
Características principais

 

  • Suporte para testar 400 MHz, 533 MHz, 667 MHz, 800 MHz, 1066 MHz e graus de velocidade personalizados de sinais DDR2
  • A maneira mais rápida de ganhar confiança em sua interface DDR2 medindo um grande número de ciclos e relatando resultados estatísticos
  • Captura de tela de medição de pior caso totalmente anotada capturada e exibida no relatório, incluindo rótulos de rastreamento e níveis de tensão pertinentes
  • A capacidade de parada no teste/falha permite que o usuário faça uma pausa em um teste específico e revise a medida na tela do osciloscópio
  • Cobertura de teste completa para testes conforme descrito nas especificações JESD79-2E e JESD208 JEDEC e no adendo de especificações Intel DDR2 667/800 JEDEC Rev. 1.1 e no adendo de especificações Intel DDR2 400/ 533 JEDEC Rev. 1.0

A solução de teste Teledyne LeCroy QPHY-DDR2 é a melhor maneira de caracterizar as interfaces de memória DDR2. Capaz de realizar medições em 400 MHz, 533 MHz, 667 MHz, 800 MHz, 1066 MHz e graus de velocidade personalizados, o QPHY-DDR2 possui um conjunto completo de testes de Relógio, Elétrico e Temporização conforme especificado pela Especificação JEDEC e pelos Adendos de Especificações Intel JEDEC.

A plataforma Teledyne LeCroy QualiPHY fornece uma interface de usuário fácil de configurar, permite teste personalizado e seleção de limite, exibe diagramas de conexão para o usuário para garantir a conectividade adequada e gera relatórios com todos os resultados, incluindo capturas de tela das falhas de pior caso para cada caso aplicável teste. Além disso, todas as formas de onda testadas pelo QPHY-DDR2 podem ser salvas para compartilhar facilmente as informações ou refazer os testes posteriormente.

QPHY-DDR2 permite que o usuário obtenha o mais alto nível de confiança em sua interface DDR2. Devido ao alto nível de variabilidade nas medições DDR2, é importante medir um grande número de ciclos. Ao medir um grande número de ciclos em um período de tempo muito curto, o usuário pode ter mais confiança de que está captando os verdadeiros pontos máximos e mínimos para sua medição.

Além da caracterização automatizada de sinais DDR2, o QPHY-DDR2 também permite um poderoso recurso de depuração para sinais DDR2 dentro do osciloscópio. As causas principais da falha podem ser encontradas rápida e facilmente usando todas as ferramentas avançadas de dados seriais do osciloscópio. Estes incluem: SDA II, Eye Doctor™ II, WaveScan™ e muitos mais.

Testes de relógio – Esses testes executam todo o teste de relógio conforme descrito pela especificação JEDEC apropriada. Estes incluem período de relógio médio, período de relógio absoluto, largura média de pulso alta/baixa, largura de pulso absoluta alta/baixa, jitter de meio período, jitter de período de relógio, jitter de período ciclo a ciclo e erro cumulativo em testes de período n.

Testes elétricos – Esses testes medem as características elétricas dos sinais DDR2. Mostrado acima, o teste SoutR mede as taxas de variação dos sinais de dados, estroboscópio e relógio. Mais de 1000 medições de taxa de variação foram realizadas e a pior instância foi exibida na tela. Os sinais são anotados com os nomes dos sinais para facilitar a interpretação da tela. Além disso, os cursores são usados ​​para mostrar ao usuário os níveis de tensão entre os quais a taxa de variação foi medida.

Teste de temporização – Esses testes verificam a relação de temporização entre eventos DDR2 específicos. Mostrado acima, o teste tDQSCK verifica se o tempo de acesso da saída estroboscópica do sinal de clock está dentro do limite especificado pela especificação JEDEC apropriada. Neste teste, 5000 medições tDQSCK foram realizadas em todas as rajadas de leitura DDR2 e a pior instância foi exibida na tela.

Diagramas de Olho – Diagramas de Olho são uma ferramenta poderosa para depurar sinais de dados seriais. O QPHY-DDR2 permite que o usuário crie diagramas de olho de rajadas de dados de leitura e gravação para garantir que a integridade do sinal seja suficiente para que os dados sejam amostrados adequadamente pelo receptor.

O QualiPHY tem muitas configurações de conformidade predefinidas, mas também permite que os usuários criem suas próprias configurações e conjuntos de limites.

Os diagramas de conexão solicitam que o usuário faça as conexões necessárias.

Os Relatórios de Conformidade contêm todos os valores testados, os limites de teste específicos e capturas de tela. Os Relatórios de Conformidade podem ser criados como HTML, PDF ou XML.

QUALIFIA

O QualiPHY foi projetado para reduzir o tempo, o esforço e o conhecimento especializado necessários para realizar testes de conformidade em barramentos seriais de alta velocidade.

  • Orienta o usuário em cada configuração de teste
  • Executa cada medição de acordo com o procedimento de teste relevante
  • Compara cada valor medido com os limites de especificação aplicáveis
  • Documenta totalmente todos os resultados
  • O QualiPHY ajuda o usuário a realizar os testes da maneira certa - sempre!
Especificações

Testes de relógio
tCK(avg) – Período Médio de Relógio
tCH(avg) - Largura média de pulso alta
tCL(avg) - Largura Média de Pulso Baixa
tCK (abs) - Período de Relógio Absoluto
tCH(abs) - Largura de pulso alta absoluta
tCL(abs) - Largura de Pulso Absoluta Baixa
tJIT(duty) - Meio período Jitter
tJIT(per) - Jitter do período do relógio
tJIT(cc) - Ciclo para ciclo de jitter do período
tERR(n por) - Erro cumulativo

Testes Elétricos
SlewR - Taxa de variação da borda ascendente de entrada
SlewF - Taxa de variação da borda descendente de entrada
VIH(ac) – Lógica de Entrada AC Alta
VIH(dc) – Lógica de entrada DC alta
VIL(ac) - Lógica de Entrada AC Baixa
VIL(dc) - Lógica de entrada CC baixa
VSWING - Máximo do sinal de entrada
Balanço pico a pico
SoutR - Aumento da taxa de variação de saída
SoutF – Queda da taxa de variação de saída
tSLMR - Taxa de correspondência de taxa de variação de saída
Amplitude de pico de superação de CA
Área de Sobrecarga AC Acima de VDDQ
Amplitude de pico de subdimensão de CA
Área de undershoot AC abaixo do VSSQ
VID(ac) - Tensão de Entrada Diferencial AC
VIX(ac) - Tensão de Ponto Cruzado de Entrada Diferencial CA
VOX(ac) - Tensão de Ponto Cruzado de Saída Diferencial AC

Testes de tempo
tHZ(DQ) – Tempo de Alta Impedância DQ de CK/CK#
tLZ(DQ) – Tempo de baixa impedância DQ de CK/CK#
tLZ(DQS) – Tempo de baixa impedância DQS de CK/CK#
tHP – CK Largura de Meio Pulso
tQHS - Fator de inclinação de retenção DQ
tQH – Tempo de retenção de saída DQ/DQS do DQS
tDQSH – Largura de Pulso Alta de Entrada DQS
tDQSL – Largura de Pulso Baixa de Entrada DQS
tDSS – Borda de descida do DQS para tempo de configuração do CK
tDSH – DQS Falling Edge Hold Time de CK
tWPRE – Escrever Preâmbulo
tWPST – Escrever Postamble
tRPRE – Leia o Preâmbulo
tRPST – Leia o Postâmbulo
tDQSQ – Inclinação entre DQS e DQ
tDQSS – Transição de travamento do DQS para a borda do relógio
tDQSCK – Tempo de acesso de saída DQS de CK/CK#
tAC – Tempo de Acesso à Saída DQ de CK/CK#
tDS(base) – Tempo de configuração de entrada DQ e DM
tDH(base) – Tempo de espera de entrada DQ e DM
tIS(base) - Endereço e tempo de configuração de entrada de controle
tIH(base) - Endereço e tempo de retenção de entrada de controle
tDS1 (base) - Tempo de configuração de entrada DQ e DM (Estrobo de extremidade única)
tDH1(base) – DQ e DM Input Hold Time (Single-ended Strobe)