Teste e depuração de conformidade de memória DDR e LPDDR
Estabelecer a operação básica, verificações de sinais e validar respostas é fundamental durante a ativação da placa. Isso significa saber se os sinais parecem corretos, se os sinais estão se comunicando, se o barramento de comando está operacional, se as configurações de tensão e tempo estão na magnitude correta do erro, se os canais mostram pacotes de leitura e gravação. Essas etapas iniciais são críticas e exigem ferramentas simples e dedicadas, criadas apenas para esta fase do projeto de memória. Isso não é conformidade, é mais do que isso.
- Os sinais da DRAM (leitura) ou do controlador (gravação) parecem corretos?
- Os detalhes iniciais de tensão e temporização estão nos locais corretos?
- O barramento de comando está se comunicando corretamente?
Minimizar os impactos da ponta de prova e do intermediário em seu projeto é fundamental para maximizar a qualidade do sinal DDR em seu osciloscópio. Teledyne LeCroy Sondas Série DH são sondas ativas de baixo ruído e baixa carga com pontas soldadas e adaptadores QuickLink. Um intermediário pode melhorar ainda mais a qualidade do sinal, localizando o ponto de teste próximo à bola da DRAM. Em seguida, a combinação de sonda e intermediário pode ser desincorporada com Virtual Probe.
O JEDEC exige que as medições DDR sejam realizadas na esfera da DRAM (o BGA) ou no local de teste nº 1 na imagem. Se a localização da sua sonda estiver atualmente em #2 (interposer) ou #3 (mid-bus ou em VIA), a localização da sonda poderá ser movida virtualmente antes de iniciar a validação ou medições DDR.
- A desincorporação de arquivos de parâmetros S .2SP, .3SP e .6SP leva em conta pontos T com interpositores e risers.
- A Sondagem Virtual pode mover o ponto de sondagem para o controlador de memória para analisar pacotes de leitura estressados.
- Remova problemas causados por localizações de sondas no meio do barramento
A detecção de erros de configuração, como reflexos, pode ser confundida com a qualidade do projeto DDR. O Virtual Probe @ Receiver da Teledyne LeCroy pode ser usado para eliminar reflexos e fornecer uma imagem melhor do desempenho real do seu projeto DDR.
- Remova problemas de terminação com Virtual Probe no receptor (VP@RCVR).
O Analisador Lógico HDA125 da Teledyne LeCroy investiga endereços de comando DDR digitalmente e conserva canais de osciloscópio analógico para outros sinais. A decodificação e o acionamento do protocolo DDR podem ser usados nesses sinais testados digitalmente para isolar atividades DDR e sinais de dados para uma depuração mais rápida. O Analisador Lógico HDA125 suporta as linhas de endereço DDR8400 CMD de 5 MT/s mais altas para decodificação e acionamento.
- Somente indústrias decodificam e acionam até DDR5
- Decodifique a tabela verdade do comando JEDEC
- Execute melhor separação R/W, o barramento de comando conhece a localização dos pacotes
- Sobreposição de recursos visuais R/W em canais
A estabilidade de operação da memória DDR é otimizada quando as tensões, o tempo e os parâmetros dos pacotes são ajustados ao seu potencial máximo em seu projeto. Teledyne LeCroy Kits de ferramentas de depuração DDR ajudá-lo a entender melhor a operação de DDR e melhorar seus testes de DDR.
Visualização de vários cenários
- Layout 4 situações de teste exclusivas
- Comparações de sinais antes e depois
- Desincorporação vs. Original
- Ler e escrever comparações de relógio estroboscópico
- Comparações de medição
Diagrama ocular, teste de máscara e medições específicas JEDEC
- Kit de ferramentas de usuário interativo
- Diagrama ocular e teste de máscara
- JEDEC ou máscaras personalizadas
- “Falhas” na análise da máscara
- Medições específicas de DDR
Maior precisão R/W
- Decodifique o endereço do comando
- Saiba exatamente onde ocorrem R&W
- Analisador lógico externo atualizável
- Carga de capacitância mais baixa
(6x menor que os concorrentes)
Saiba Mais
Reduza inconsistências
- A mesma configuração, sempre
- Salvar e recuperar configurações
- Diagramas de conexão
- Analise falhas no Debug Toolkit
Os mais recentes requisitos JEDEC
Cobertura completa de automação do JEDEC.
- Cobertura rápida de testes automatizados
- Teste completo em DRAM BGA
- Medir sinais CLK, DQS, DQ, CA
Salvar relatórios
Salve rapidamente seu trabalho em todas as etapas da jornada de teste e design.
- Resultados de medição aprovados ou reprovados
- Salvar relatórios HTML ou PDF
- Imagens de tela com anotações
Atualizações e adições de teste de memória DDR
Julho de 2024
- Adicionado novo algoritmo de separação de leitura/gravação para DDR5 usando a linha de comando CA4
- Adicionadas mais medições para DDR5 ao software de teste de conformidade QualiPHY
Outras atualizações e adições recentes
- Novas opções de pacote de software disponíveis – todas as opções de software QualiPHY e Debug Toolkit para LPDDR2/3/4/4X e DDR2/3/4/5 disponível em um número de peça solicitável
- Adicionados testes de conformidade de nível de sistema QualiPHY DDR5
- Adicionado suporte LPDDR4X e teste de máscara
- Adicionados testes de conformidade QualiPHY para LPDDR4X
- Algoritmo de leitura/gravação LPDDR4/4X atualizado para sinais de três níveis
| Nome do Documento |
|
| Folha de Dados DDR5
Teste todos os estágios de design para nível de sistema DDR5 (no BGA). Esta folha de dados descreve ferramentas criadas para ativação antecipada por meio de testes de conformidade automatizados QualiPHY. Execute medições de depuração e estilo de conformidade descritas pelo JEDEC. Leia sobre os equipamentos necessários e informações sobre pedidos.
|
Ficha de dados
|
| Ficha técnica DDR4/LPDDR4/LPDDR4X
A folha de dados QualiPHY (QPHY-DDR4) descreve recursos de teste, informações de pedido e muito mais para engenheiros interessados em design de memória.
|
Ficha de dados
|
| Ficha Técnica DDR3/DDR3L/LPDDR3
A folha de dados QualiPHY (QPHY-DDR3) descreve recursos de teste, informações de pedido e muito mais para engenheiros interessados em design de memória.
|
Ficha de dados
|
| Folha de dados do kit de ferramentas de depuração DDR e LPDDR
DDR Debug suportou todos os estágios de design para DDR 2/3/4/5 e LPDDR2/3/4/4X e permite uma solução de problemas profunda.
|
Ficha de dados
|
| Folha de Dados DDR2
A folha de dados QualiPHY (QPHY-DDR2) descreve recursos de teste, informações de pedido e muito mais para engenheiros interessados em design de memória.
|
Ficha de dados
|
| Folha de Dados LPDDR2
A folha de dados QualiPHY (QPHY-LPDDR2) descreve recursos de teste, informações de pedido e muito mais para engenheiros interessados em design de memória.
|
Ficha de dados
|
Teste de memória DDR5 e separação leitura-gravação
Torne-se um especialista em testes de camada física de memória DDR para depuração, conformidade e validação de DDR
Junte-se à Teledyne LeCroy nesta série de webinars masterclass para aprender sobre os fundamentos dos testes DDR com osciloscópios, incluindo preparação e desafios comuns para testes, a diferença entre ferramentas de teste de conformidade e depuração e dicas práticas e técnicas para aumentar sua eficiência de validação DDR e aplicar o correto ferramentas de depuração.
Registre-se para todos
Parte 1 Fundamentos do teste de camada física de memória DDR
Nesta sessão, forneceremos uma visão geral das interfaces DDR e dos desafios de teste. Será dada especial atenção às diferenças entre os requisitos de validação e de teste de conformidade, e à investigação da eficácia ideal.
Parte 2 Além dos testes de conformidade DDR — Usando ferramentas avançadas de depuração
Nesta sessão, revisamos os requisitos de teste DDR mais recentes e fornecemos conselhos práticos sobre como resolver desafios de teste. Forneceremos orientação sobre como testar os padrões JEDEC mais recentes e o uso adequado de ferramentas de depuração para superar os desafios de teste e validação.
Parte 3 Principais dicas e técnicas para melhores análises e testes de DDR
Nesta sessão, abordaremos especificamente como lidar com problemas de sondagem e conectividade do mundo real que afetam os recursos de medição DDR3/LPDDR3 e DDR4/LPDDR4. Forneceremos exemplos do que fazer ou não fazer e uma lista de verificação de testes de pré-conformidade será revisada.
Parte 4 Cenários de Depuração DDR e Sondagem Virtual
Nesta sessão, demonstramos a utilidade dos padrões de olho DDR necessários para testar e depurar sinais DDR3/LPDDR3 e DDR4/LPDDR4 de alta velocidade usando exemplos de depuração DDR do mundo real e exemplos de conectividade especializada.
Manual de instruções DDR5
Manual de instruções QualiPHY (QPHY-DDR5-SYS) para obter instruções passo a passo sobre como operar e testar o padrão DDR5.
Manual de instruções DDR4/LPDDR4/LPDDR4X
Manual de instruções QualiPHY (QPHY-DDR4) para obter instruções passo a passo sobre como operar e testar os padrões DRAM DDR4, LPDDR4, LPDDR4X.
Manual de instruções DDR3/DDR3L/LPDDR3
Manual de instruções QualiPHY (QPHY-DDR3) para obter instruções passo a passo sobre como operar e testar os padrões DRAM DDR3, DDR3L, LPDDR3.
Manual de instruções do kit de ferramentas de depuração DDR e LPDDR
DDR Debug suporta todos os DDR 2/3/4/5 e LPDDR2/3/4/4X/5 e permite solucionar problemas difíceis. Este manual ajuda você a usar a ferramenta em todo o seu potencial
Manual de instruções DDR2
Manual de instruções QualiPHY (QPHY-DDR2) para obter instruções passo a passo sobre como operar e testar o padrão DDR2 DRAM.
Manual de instruções LPDDR2
Manual de instruções QualiPHY (QPHY-LPDDR2) para obter instruções passo a passo sobre como operar e testar o padrão LPDDR2 DRAM.